華為在 IEEE ISCAS 2026 發表「τ 縮放定律」及 LogicFolding 架構，目標是在 2031 年讓高階晶片的電晶體密度達到等效 1.4 奈米。這次事件的重點，不是華為已掌握與台積電同級的製程，而是華為企圖用晶片設計、互連技術及系統級效率，繞開先進光刻設備受限的瓶頸。以下分析這項技術主張的真實含義、對台積電及 Nvidia 造成的競爭壓力，以及企業在 AI 算力採購上應如何重新評估供應鏈。
華為把半導體競爭焦點從奈米製程轉向數據流動效率
這次發表由華為董事、科學家委員會主任兼半導體業務部總裁何庭波主講。華為官方稱，τ 縮放定律的核心是縮短信號及數據在晶片與運算系統內移動所需的時間，而非單純依靠縮小電晶體。華為同時展示 LogicFolding 架構，強調可縮短晶片內部連線、降低互連延遲，並改善電晶體密度與系統效能。Reuters 報道，華為稱過去六年已基於相關方法設計並量產 381 款晶片，應用場景包括智能手機及 AI 運算；公司亦稱今年稍後推出的新 Kirin 晶片將率先採用 LogicFolding。這些說法顯示，華為正把「製程節點」之爭，改寫成「系統級效率」之爭。
等效 1.4 奈米不是台積電 A14，兩條路線的商業風險不同
台積電的 A14 製程與華為的 1.4 奈米等效密度，不能直接畫上等號。台積電在 2025 年公佈 A14 製程，Reuters 當時報道其目標是在 2028 年導入，並相比 N2 帶來約 15% 速度提升或約 30% 功耗降低；這是基於晶圓製造、材料、良率與先進封裝協同的傳統先進製程路線。相對地，華為提出的 τ 縮放定律，是在尖端光刻設備受限下，嘗試透過互連、數據傳輸及架構設計彌補製程差距。Omdia 半導體研究總監何暉對 Reuters 表示，華為提出的是從傳統節點驅動轉向系統級效率縮放，重點在縮短互連、降低延遲及改善晶片內數據移動。
Nvidia 在中國受限，華為與阿里正推動國產 AI 晶片窗口期
華為這次發表，正值中國 AI 晶片市場加速重組。Reuters 於 5 月報道，阿里巴巴推出新 AI 晶片 Zhenwu M890，稱效能為上一代三倍，並公佈 2027 年 V900、2028 年 J900 的後續路線圖；這顯示中國雲端及 AI 企業正加快國產算力佈局。另一邊，DeepSeek 亦在 5 月宣佈把旗艦 V4-Pro 模型價格下調 75% 並永久化，Reuters 指出 DeepSeek 未確認減價原因，但市場認為華為 Ascend 950 供應擴大可能是成本下降因素之一。Nvidia 方面，Reuters 報道黃仁勳曾表示 H200 已獲美國許可出口中國，但截至報道時仍未出貨；同時他也承認中國市場很大，Nvidia 仍希望服務當地需求。
從 2019 年制裁到 2031 年目標，華為正在重建自主晶片時間線
華為的半導體策略，必須放在美國出口管制的長期背景下理解。2019 年，華為被美國列入貿易黑名單；其後先進晶片代工、EDA 工具及半導體設備取得難度上升。何庭波長期負責華為晶片業務，Reuters 形容她在公司受制裁後成為推動半導體自主的重要人物。2023 年 Mate 60 系列帶動外界重新關注華為與中芯國際的先進製程能力；到 2026 年，華為再提出 τ 縮放定律，試圖把競爭焦點從 EUV 與節點命名，轉向晶片、封裝、互連及系統設計。
企業現在要做的是多供應商驗證，而不是追逐奈米口號
華為 τ 縮放定律對企業的真正影響，是提醒決策者重新審視 AI 基建的供應風險。未來五年，AI 算力競爭不會只由台積電、Nvidia 或華為任何一方單獨定義，而會由製程、封裝、互連、軟件、模型、雲平台及地緣政治共同決定。企業應把 Nvidia GPU、華為 Ascend、阿里自研晶片及主流雲服務放進同一套測試框架，按實際工作負載比較延遲、功耗、單位 token 成本、開發者支援及數據合規。為什麼華為 τ 縮放定律重要？因為它意味着先進晶片競爭正由「誰做得更小」擴展到「誰能讓數據跑得更快」。
資料來源：Huawei、Reuters、Reuters、Wall Street Journal
